1. Специфікації AMD Phenom II (AM2 +)
2. Що можна сказати про Phenom II
3. Пара слів про архітектуру Stars (K10) CPU Phenom (Barcelona, ​​Agena) і Phenom II
4. Деякі особливості архітектури Stars
5. Основні особливості 45 нм CPU AMD на ядрі Deneb
6. Материнські плати
7. чого очікувати
8. Висновок

9 січня 2009 року компанія AMD випустила на ринок нову лінійку процесорів - Phenom II.

Специфікації AMD Phenom II (AM2 +)

Roadmap AMD

940 (AM2 +)
925
920 (AM2 +)
910 945
940 (AM2 +)
925
920 (AM2 +)
910
945
940 (AM2 +)
925
920 (AM2 +)
910 Phenom II X4
800 серія
810
805 810
805 810
805 Phenom II X3
700 серія
720
710 720
710 720
710

Практично все процесори будуть випускатися з сокетом AM3 (за винятком 940 і 920 моделей).

Що можна сказати про Phenom II

- Чи змінилася маркування процесорів - замість 4-х значних цифр використовуються 3-х значні.

- Архітектура Deneb (800, 900 серії), Heka (700 серія), техпроцес - 45 нм.

- Перші моделі процесорів будуть випускатися для сокета AM2 +, в подальшому тільки AM3.

- Вбудований контролер пам'яті з підтримкою модулів DDR2-1066 (сокет AM2 +), обіцяється підтримка DDR3 (сокет AM3).

- Кеш-пам'ять сумарним об'ємом 8 Мб (кеш L2 - 2 Мб, кеш L3 - 6 Мб) для архітектури Deneb і 7,5 Мб (кеш L2 - 1,5 Мб, кеш L3 - 6 Мб) для архітектури Heka.

Пара слів про архітектуру Stars (K10) CPU Phenom (Barcelona, ​​Agena) і Phenom II

В Інтернеті є безліч статей, присвячених дослідженню архітектури K10, тому її особливості не є секретом. Однак, для того, щоб зрозуміти суть досліджуваного предмета, загальне уявлення про його властивості мати слід.

Деякі особливості архітектури Stars

1. Технологія SSE-128

В архітектурі K8 паралельно можуть виконуватися 2 SSE операції, проте в цьому CPU блоки SSE лише 64 бітні. Всі 128-бітові SSE операції K8 обробляє як дві 64-бітних операції.

CPU K-10 (Barcelona) збільшує розрядність виконавчого блоку, який тепер обробляє SSE операції, від 64 до 128 біт, відповідно, тепер 128-бітові SSE операції не потрібно дробити на дві 64-бітних операції.

Так як для виконання 128-бітних SSE команд, пропускна здатність декодування збільшилася, ядро ​​Barcelona тепер може обробляти 32 байта за такт, замість 16 байтів у K8. Від 32 байтной вибірки команд виграє не тільки SSE код, але і цілочисельні обчислення.

AMD розширила у CPU Barcelona інтерфейс між L1 кешем даних і SSE регістрами. Barcelona може зробити дві 128-бітних SSE завантаження з L1-D кеша за такт, в порівнянні з двома 64-бітними завантаженнями за такт у K8. Також AMD розширила інтерфейс між L2 кешем і контролером пам'яті таким чином, щоб за такт можна було передавати по 128 біт інформації.

2. Провісник переходів

У новому CPU AMD Barcelona модернізований провісник переходів. Чим вище число правильно передбачених команд, тим більше число виконавчих блоків, може бути задіяно в CPU.

В CPU Barcelona доданий провісник непрямих переходів з 512 входами. Непряма гілка - гілка у якій адресат переходу задається адресою в пам'яті, тобто перехід з багатьма адресатами. Непрямий перехід, замість того, щоб направити перехід безпосередньо до мітки, заданої командою переходу, відсилає CPU до комірки пам'яті з адресою команди, до якої він повинен перейти з цієї позначки.

Крім цього у Barcelona - в два рази, в порівнянні з K8, збільшений розмір стека повернення. У дуже довгих ланцюжках запитів, коли код викликає багато підпрограм (зокрема, рекурсивні функції), CPU може не вистачити місця для запису початкового адреси. Якщо ЦП втратить ланцюжок адрес повернення, він не зможе передбачати переходи, пов'язані з цими адресами. Подвоюючи розмір стека повернення, ядро ​​K10 зменшує ймовірність виникнення подібної ситуації.

3. Sideband Stack Optimizer

У CPU Pentium M компанія Intel ввела механізм, названий «dedicated stack manager» - спеціалізований диспетчер стека. Цей механізм призначений для роботи зі стековими операціями x86 стека (запис в стек, витяг з стека, запит, повернення). Завдання диспетчера стека полягає в тому, щоб зберігати в коді ті операції стека, які часто використовуються для виконання функцій, відокремлюючи їх від інших x-86 команд. Спеціалізований диспетчер стека займається декодуванням і «виконанням» цих команд, щоб вони не «забивали» декодери процесора і виконавчі блоки в конвеєрі.

В Barcelona AMD вводить подібну технологію, яка була названа Sideband Stack Optimizer. Команди стека більше не йдуть через декодер CPU і стекові операції більше не виконуються через виконавчі блоки, що, по ідеї, ефективно розширює CPU Barcelona. Sideband Stack Optimizer, як і dedicated stack manager, має власний акумулятор, що обробляє всі операції стека.

4. Більш швидка (позачергова) завантаження

Одним з основних переваг мікроархітектури Core є можливість вирішувати командам завантаження обходити попередні команди завантаження і вивантаження. В середньому близько третини всіх команд програмного коду закінчується їх завантаженням, відповідно, якщо ви можете збільшити швидкість їх завантаження, то можете збільшити швидкість роботи програми. У мікроархітектурі Core можна змінити послідовність завантажень, команди, залежні від цих завантажень, отримають потрібні їм дані.

У архітектури CPU - K8 подібної схеми не було, тому навіть без інтегрованого на кристалі контролера пам'яті CPU Core 2 Duo Intel може виконувати деякі операції з пам'яттю швидше, ніж K8. В Barcelona ця проблема вирішена введенням аналогічної схеми «швидкого завантаження».

Тепер і CPU Barcelona може змінювати черговість і ставити одні завантаження перед іншими, завантаження може виконуватися перед вивантаженням, за умови, що процесор «Знає», що обидві ці операції не використовують один і той же адресу пам'яті. Якщо Intel для визначення конфлікту вивантаження і завантаження використовує провісник, то у AMD Barcelona чекає, поки адресу вивантаження НЕ буде вирахувано. Працюючи за такою схемою, Barcelona ніколи не помиляється, а значить не може отримати скидання всього конвеєра. Новий CPU AMD може обчислити до трьох адрес вивантаження за такт, у нього є 3 блоку розрахунку адрес (AGU - Address Generation Unit), в порівнянні з одним блоком на вивантаження у Intel, це означає, що у AMD більше обчислювальних потужностей для обчислення адреси вивантаження ще до того, як поставити завантаження перед вивантаженням.

5. Буфер TLB

Для кешування карти віртуальних адрес розподілу фізичної пам'яті системи використовуються буфери трансляції-перегляду (Translation Lookaside Buffer - TLB). Частота успішних звернень до TLB вельми висока, але, проте, так як програми стають все більше і вимагають все більше пам'яті, доводиться підганяти під них і обсяги TLB. Відповідно якщо у K8 TLB більше, ніж у K7, то у CPU Barcelona AMD TLB більше ніж в K8.

TLB у Barcelona підтримують 1G сторінки, які потрібні для баз даних і віртуалізації навантаження. У цьому CPU AMD зробила 128 входів 2M L2 TLB, що допомагає при роботі з новими програмами, для яких потрібні великі «сторінкові» (page) файли. Удосконалення TLB у Barcelona помітні в корпоративному використанні в серверних додатках, для яких потрібні великі обсяги пам'яті.

6. Розподіл цілих чисел

Випускаючи свій другий Pentium M, під кодовою назвою Dothan, Intel одним з поліпшень зробила меншу затримку при розподілі цілих чисел. AMD заявляє, що у Barcelona аналогічна затримка також зменшена.

AMD в CPU Barcelona перевела кілька команд в мікрокоди і зробила їх fastpath-інструкціями. Такі команди можуть пройти через fastpath-декодер ядра значно швидше, ніж відбувається декодування звичайних микрокоманд. Команди CALL і RET-Imm тепер є fastpath-командами, що є частиною поліпшення оптимізації байпасного стека (sideband stack optimization) в Barcelona. Команди MOV з SSE регістрів в цілочисельні регістри тепер також є fastpath-командами.

Крім того в Barcelona AMD ввела кілька нових розширень для своєї технології ISA. Так, зокрема введені дві нові команди для роботи з бітами: LZCNT і POPCNT. Leading Zero Count (LZCNT) вважає число перших нулів операції, а Pop Count вважає кількість всіх одиниць. Обидві ці команди призначаються для додатків шифрування.

(POPCNT (Population Count) - це число одиничних бітів (не обов'язково перших). Використовується в криптографії при реалізації РСЛОС (реєстр з лінійної зворотним зв'язком) і деяких інших алгоритмів. Так, для аргументу 0011000010101101 POPCNT поверне 7, так як в ньому 7 одиниць ).

7. Нові SSE інструкції

AMD ввела і 4 нових SSE розширення: EXTRQ / INSERTQ, MOVNTSD / MOVNTSS. Перші два розширення - це маскування і зрушення, об'єднані в одну команду, дві останні - скалярна потоковая вивантаження (потоковая вивантаження, яка може бути застосована до скалярним операндам).

8. Більш швидкий контролер пам'яті

У архітектури Intel - FB-DIMM, використовуваної в серверах Xeon, є можливість одночасного запису і читання в буфер / з буфера. Зі звичайною пам'яттю DDR2 можна робити або запис, або читання, що змушує втрачати темп при перемиканні з однієї операції на іншу. Якщо ці події відбуваються випадковим чином, на це витрачається досить багато часу, чого б не було, якби спочатку виконувалися всі операції читання, а після перемикання - запис. Контролер пам'яті в CPU K8 намагається спочатку провести читання, (на це потрібно менше часу), у ядра K10 контролер пам'яті вдосконалений. Замість того щоб зробити запис відразу ж по приходу цієї команди, вони записуються в буфер, і як тільки буфер заповниться до заданого порогу, контролер виконає поспіль всі ці операції. Таким чином, скорочуються затримки на перемикання читання / запис, що допомагає збільшити пропускну здатність і зменшити затримки.

У ядра K8 в кристалі один контролер пам'яті з 128 бітної шиною, а у CPU Barcelona AMD розділила контролер DRAM на два окремих 64-бітних контролера. Кожним контролером можна керувати незалежно, тому ми отримуємо деяке збільшення швидкодії, особливо при залученні 4 ядер, коли кожне ядро ​​працює зі своїм потоком даних і своїм масивом осередків пам'яті.

Північний міст Barcelona зроблений таким чином, щоб забезпечувати більш високу пропускну здатність, ніж раніше. У нього більш об'ємні буфери, що дозволяє підтримувати більш високу пропускну здатність, і північний міст вже підготовлений для роботи з майбутніми технологіями пам'яті (наприклад, DDR3).

9. Новий блок передвибірки

Відомо, що ядро ​​K8 має 2 блоки передвибірки на ядро ​​- один для команд, і один для даних. Ядро Barcelona має теж два блоки передвибірки, але вони поліпшені. Саме радикальна зміна в тому, що блок передвибірки даних тепер переносить дані прямо в L1 кеш даних, а не в L2 кеш, як у K8. AMD також збільшила гнучкість свого блоку передвибірки команд L1 кеша, щоб він міг обробляти 2 майбутніх запиту по будь-якою адресою.

Кожне ядро ​​Barcelona має свій набір блоків передвибірки команд, але головне його удосконалення в тому, що тепер у нього є новий блок передвибірки - блок передвибірки DRAM. Даний блок розташований в контролері пам'яті, він переглядає всі запити до пам'яті і намагається витягти з неї дані, які, на його думку, знадобляться в майбутньому. Так як цей блок передвибірки допомагає всім чотирьом ядрам окремо, то він допомагає всьому CPU поліпшити продуктивність, і може ефективно намічати тенденції, які будуть позитивно впливати на роботу всіх ядер. Блок передвибірки DRAM не переносить дані ні в L2, ні в L3 кеш CPU - у нього є власний буфер, тому він не «засмічує» кеші. У цього буфера приблизно 20 - 30 рядків кеша і він може бути тим же самим буфером, який використовує Barcelona для накопичення записів, про який говорилося вище.

10. Особливості кеша третього рівня

В даний час у двох ядер CPU Core 2 Duo 4 МБ загального L2 кешу, в той час як у найшвидшого процесора AMD на ядрі K8 він в 2 рази менше. Це «відставання» продовжиться і в новому CPU Barcelona, ​​(нагадаю, що кожне з його чотирьох ядер матиме тільки 512 Kb L2 кеш, що в сумі дає 2 Mb в той час, як у чотирьох ядерного CPU Intel Kentsfield в уже зараз є 8 МБ L2 кеш на 4 ядра).

Розмістивши 4 ядра на одному кристалі, AMD залишивши ієрархію кешей K8, додала третій рівень кеша - загальний для всіх чотирьох ядер. Зроблений по 65 нм технології, чотирьохядерний Barcelona матиме 2 МБ L3 кеш, доступний для всіх чотирьох ядер, який може бути згодом збільшений (втім про це вже говорилося).

Ієрархія кешей в Barcelona працює наступним чином: спочатку L2 кеші заповнюються надлишками L1 кешей. Коли кеш повністю заповнюється, частина даних, які не використовувалися останнім часом, звільняють місце для нових даних, а ці дані переписуються в L2 кеш (кеш другого рівня).

Новий кеш L3 в CPU K10 працює як загальний кеш для всіх L2 кешей чотирьох ядер. Алгоритми, що керують роботою L3 кешу, намагаються зберігати в ньому дані, які можуть знадобитися кільком ядер. Якщо CPU зробить вибірку коду, його копія залишиться в L3 кеші, щоб цей код був доступний всім чотирьом ядрам, однак просте завантаження даних здійснюється незалежно. Контролер кеш-пам'яті стежить за хронологією, і якщо дані вже є в загальному доступі, їх копія залишається в L3 кеші; якщо немає - вони зберігаються.

У L1 і L2 кешей асоціативність не змінена - 2 і 16 рівнів відповідно. Однак у нового L3 кешу рівень асоціативності 32. Це повинно підвищити число успішних звернень до відносно маленькому, в порівнянні з його конкурентами, кешу.

11. Поліпшення технології віртуалізації

У CPU Barcelona збільшена швидкість переадресації адрес віртуалізації. У віртуальному програмному стеку, де гипервизор управляє декількома гостьовими ОС, трансляція адрес пам'яті відбувається по-новому, тому потрібно робити переадресацію від гостьової ОС до Гіпервізор, адже у кожної гостьової ОС свій власний диспетчер пам'яті. На думку AMD, в даний час цей новий рівень переадресації здійснюється програмно методом shadow paging. В якості альтернативи shadow paging Barcelona пропонує Nested Paging - свою технологію з апаратним прискоренням.

Імовірно, що до 75% часу гипервизор може працювати з тіньовими сторінками, які AMD ліквідує, навчивши процесор працювати як з гостьовими таблицями сторінок, так і з хостової. Транслюються адреси кешуються в новому більшому буфері TLB (про який вже говорилося вище), що ще більше збільшує продуктивність. Щоб включити підтримку Nested Paging у Barcelona, ​​досить встановити відповідний біт режиму, що розробники ПЗ можуть легко здійснити.

Основні особливості 45 нм CPU AMD на ядрі Deneb

1. Нові Phenom II X4 випускаються за технологією 45 нм, мають площу ядра 258 кв. мм і містять 758 млн. транзисторів, Phenom X4 попереднього покоління, що випускаються по 65-нм технології, мають 450 млн. транзисторів при площі ядра 285 кв. мм. Нові CPU AMD створені на основі архітектури Stars вирішили проблему з недостатньо високими тактовими частотами, через які Phenom не могли на рівних конкурувати з Core 2 Quad. Сьогодні старшим CPU Phenom II, що з'явився у продажу є AMD Phenom II X4 940 з штатної тактовою частотою 3,0 Ггц.

2. В CPU Phenom II X4 на новому ядрі Deneb втричі (з 2-х Мб до 6-ти Мб) зріс обсяг кеша 3-го рівня, що дозволяє більш ефективно задіяти виконавчі блоки ЦП. Максимальний приріст збільшення обсягу кешу 3-го рівня має дати в «кешелюбівих» ігрових додатках. Чи так це стане зрозуміло за результатами тестування нового ЦП.

3. Крім збільшення обсягу, кеш-пам'ять нових CPU виробництва AMD стала швидше, ніж у оригінальних Phenom. Її латентність зменшилася на 2 цикли, однак, при цьому в півтора рази збільшилася асоціативність. L3-кеш процесорів Phenom II X4 має 48 областей асоціативності, в той час як у Phenom X4 він ділився на 32 області.

На жаль, поки (?!) Перехід на новий технологічний процес не дозволив AMD збільшити тактову частоту вбудованого в ядро ​​CPU північного моста, в Phenom II X4 він працює на 1,8 Ггц, що навіть нижче, ніж в серійному виробництві Phenom Х4 BE ( індекси моделей - 9850, 9950). Виходячи зі здорового глузду, збільшення тактової частоти північного моста нових ЦП збільшило б і продуктивність кеша третього рівня, а відповідно і продуктивність CPU в цілому, але поки ми цього не бачимо.

Втім, на мою скромну думку, відносно низька тактова частота північного моста - це вимушений захід, викликана необхідністю досягти приросту продуктивності CPU Phenom II при зміні платформи з сокетом AM2 + на платформу з гніздом АМ3. Найімовірніше, в ЦП, для гнізда AM3, тактова частота північного моста буде вище - в межах 2-2,2 Ггц.

4. У 45-нм CPU AMD покращена робота алгоритмів передбачення переходів: тепер ці процесори можуть передбачати непрямі переходи, як це вже реалізовано в ЦП основного конкурента. У новому ядрі інженери компанії виробника збільшили обсяги внутрішніх буферів завантаження і збереження даних, буферів FPU.

Одним з додаткових поліпшень в нових ЦП AMD є прискорення роботи інструкції переміщення значення з плаваючою точкою між регістрами процесора. Крім того в CPU на ядрі Deneb введена конвейеризация інструкцій з префіксом LOCK, прискорення роботи алгоритму підтримки когерентності кешей при меж'ядерном обміні даними.

5. Технологія Cool'n'Quiet 3.0 вперше з'явилася в CPU AMD Phenom II X4 (раніше, в ЦП AMD Phenom II мала місце попередня версія технології енергозбереження - Cool'n'Quiet 2.0). За заявами AMD, нова версія технології енергозбереження на 50% ефективніше ніж попередня версія Cool'n'Quiet 2.0.

Основні характеристики ЦП AMD Phenom II в рівнянні з характеристиками CPU Phenom представлені в таблиці нижче:

Найменування ядраAgenaDenebНайменування мікроархітектуріStars (K10)Stars (K10)Тактові частоти2,2-2,6 ГГц2,8-3,0 ГГцКеш 1-го уровня4х128 (64 Кб дані + 64 Кб інструкції)4х128 (64 КБ дані + 64 Кб інструкції)Кеш 2-го уровня4х512 КБ4х512 КБКеш 3-го уровня2 Мб6 МбКонтролер пам'ятіДвоканальній DDR-2 (800/1066) SDRAMДвоканальній DDR-2 (800/1066) SDRAMтактовою частота шини Hyper Transport3,6 - 4,0 ГГц3,6 ГГцТактова частота вбудованого в CPU північного моста1,8-2,0 ГГц1,8 ГГцТехнологія виробництва65 Нм45 Нмгніздо Socket AM2 + Socket AM2 +Кількість транзисторів~ 450 млн.~ 758 млн.Площа ядра285 мм2258 мм 2Тепловий пакет95-140 W125 WТехнологія енергозбереженняCool'n'Quiet 3.0Cool'n'Quiet 3.0

Материнські плати

Виробниками материнських плат вже заявлена ​​підтримка сокета AM3, ось деякі моделі:

- ASUS M4A78 PRO (AMD 780G)

- ASUS M4A79 Deluxe (AMD 790FX + AMD SB750)

у нижченаведених потрібно оновлення BIOS

- ASRock AOD790GX / 128M (AMD 790GX + AMD SB750)

- ASRock K10N780SLIX3-WiFi (NVIDIA® nForce 780a SLI)

- ASRock K10N750SLI-110dB (NVIDIA® nForce 750a SLI)

- ASRock K10N78-1394, K10N78hSLI-GLAN, K10N78FullHD-hSLI R3.0, K10N78 (NVIDIA® GeForce 8200)

Більш повний перелік материнських плат ASRock, що підтримують нові процесори, можна подивитися в цієї новини

чого очікувати

На початок січня 2009 року в продажу (Інтернет-магазини) можна знайти 2 моделі процесорів:

- AMD Phenom II X4 940. Робоча частота 3 ГГц, незаблокований множник, сокет AM2 +, тепловий пакет - 125Вт, ціна близько 470 $.

- AMD Phenom II X4 920. Робоча частота 2,8 ГГц, сокет AM2 +, тепловий пакет - 125Вт, ціна близько 400 $.

З особливостей можна відзначити високий розгінний потенціал: з повітряною системою охолодження досягається частота 4 ГГц, а при використанні екстремальних систем охолодження (рідкий азот) - 6 ГГц.

Один з варіантів розгону. Тестова конфігурація:

- Процесор Phenom II X4 940 3 @ 5,434 ГГц (охолоджений за допомогою рідкого азоту до температури мінус 186 градусів за Цельсієм).

- Материнська плата DFI DK 790FXB-M2RSH

- Оперативна пам'ять 2х1Гб GSKILL DDR2 1200

- Дві відеокарти ASUS Radeon HD 4870 X2, що працюють в режимі Crossfire.

Результати тестів в 3DMark06. Порівняння з іншими процесорами.

Висновок

В даний час на роль процесора "для мас" Phenom II ще не походить, тому що ціна зависока, однак, з огляду на непоганий розгінний потенціал і прийдешню цінову війну Intel і AMD незабаром нові процесори знайдуть своїх покупців.

джерела:

1. http://www.almodi.org/content/view/11851/

2. http://www.amd.com

3. http://people.overclockers.ru/Freevad/record39

4. http://www.fcenter.ru/online.shtml?articles/hardware/processors/25857

5. http://www.3dnews.ru/cpu/phenom_two